A NOVEL METHODOLOGY TO IMPROVE POWER CONSUMPTION FOR ADDERS

Tóm tắt

Bộ cộng là một trong những thành phần quan trọng tạo nên hệ thống tính toán. Việc tối ưu hóa công suất, tốc độ và độ trễ của bộ cộng đã góp phần vào việc tiết kiệm và sử dụng năng lượng hiệu quả. Bài báo này đề xuất một quy trình thiết kế mạch logic tổ hợp sử dụng phương pháp thiết kế bất đồng bộ dựa trên Null Convention Logic (NCL). Để minh họa cho quy trình được đề xuất, Carry Look Ahead (CLA) và Ripple Carry Adder (RCA) được chọn để thực hiện. Các bộ cộng này được tổng hợp bằng công cụ DC (Design Compiler) với các thư viện cell thông thường. Ngoài ra, chúng tôi cũng thực hiện so sánh kết quả tổng hợp của các bộ cộng được đề cập ở trên bằng cách sử dụng các kỹ thuật bất đồng bộ dựa trên NCL và kỹ thuật đồng bộ. Kết quả tổng hợp cho thấy công suất của các thiết kế bất đồng bộ dựa trên NCL giảm 62,88% (RCA) và 75,09% (CLA) so với các thiết kế đồng bộ tương ứng.